SiTime在MEMS(微機(jī)電系統(tǒng))技術(shù)、模擬CMOS電路設(shè)計(jì)和開(kāi)發(fā)方面具有深厚的技術(shù)專(zhuān)長(zhǎng)，并具有成本效益的組裝和測(cè)試。這些專(zhuān)業(yè)技術(shù)的結(jié)合，都是在SiTime內(nèi)部進(jìn)行的，在計(jì)時(shí)行業(yè)中是獨(dú)一無(wú)二的，推動(dòng)創(chuàng)新的速度要比quartz快得多。除了MEMS和模擬電路的專(zhuān)業(yè)知識(shí)外，SiTime還具備以?xún)?yōu)異的質(zhì)量和可靠性交付大量產(chǎn)品的能力。這種能力來(lái)自于我們的裝配、測(cè)試和校準(zhǔn)技術(shù)，使我們能夠提供一個(gè)完全集成的解決方案，完全可以與行業(yè)標(biāo)準(zhǔn)的腳印相兼容。
SiTime的基于內(nèi)存的硅計(jì)時(shí)解決方案受益于廣泛的應(yīng)用。作為石英設(shè)備的替代品，SiTime的振蕩器和時(shí)鐘發(fā)生器已經(jīng)成功地將石英計(jì)時(shí)工業(yè)轉(zhuǎn)化為硅基產(chǎn)品。通過(guò)一個(gè)全新的全硅平臺(tái)，SiTime有著卓越的歷史成就。我們快速的技術(shù)突破是通過(guò)利用硅技術(shù)的優(yōu)勢(shì)，結(jié)合了數(shù)十年的MEMS諧振器經(jīng)驗(yàn)和內(nèi)部模擬技術(shù)來(lái)實(shí)現(xiàn)的。半導(dǎo)體公司正在將我們的硅MEMS諧振器集成到他們的足球/asics中，從而完全消除外部時(shí)鐘，簡(jiǎn)化系統(tǒng)設(shè)計(jì)。

SiTime晶振,32.768K有源晶振,SiT1532晶振.是全球最小，功耗最低的32.768kHz振蕩器，針對(duì)移動(dòng)和其他電池供電應(yīng)用而優(yōu)化。SiTime的硅MEMS技術(shù)實(shí)現(xiàn)了最小尺寸和芯片級(jí)封裝。與現(xiàn)有的2.0*1.2mm SMD XTAL封裝相比，該器件可將32 kHz占用空間減少85％。與XTAL不同，SiT1532振蕩器輸出實(shí)現(xiàn)了更大的元件貼裝靈活性，并消除了外部負(fù)載電容，從而節(jié)省了額外的元件數(shù)量和電路板空間。
SiTime晶振的真空封裝技術(shù)：是指石英晶振在真空封裝區(qū)域內(nèi)進(jìn)行封裝。1.防止外界氣體進(jìn)入組件體內(nèi)受到污染和增加應(yīng)力的產(chǎn)生；2.使晶振組件在真空下電阻減?。?.氣密性高。此技術(shù)為研發(fā)及生產(chǎn)超小型、超薄型石英晶振必須攻克的關(guān)鍵技術(shù)之一。

噪音
在電源或輸入端上施加執(zhí)行級(jí)別(過(guò)高)的不相干(外部的)噪音，可能導(dǎo)致會(huì)引發(fā)功能失?；驌舸┑拈]門(mén)或雜散現(xiàn)象。
電源線(xiàn)路
電源的線(xiàn)路阻抗應(yīng)盡可能低。
輸出負(fù)載
建議將輸出負(fù)載安裝在盡可能靠近石英振蕩器的地方（在20 mm范圍之間）。
未用輸入終端的處理
未用針腳可能會(huì)引起噪聲響應(yīng)，從而導(dǎo)致非正常工作。同時(shí)，當(dāng)P通道和N通道都處于打開(kāi)時(shí)，電源功率消耗也會(huì)增加；因此，請(qǐng)將未用輸入終端連接到VCC 或GND。
熱影響
重復(fù)的溫度巨大變化可能會(huì)降低受損害的有源晶振的產(chǎn)品特性，并導(dǎo)致塑料封裝里的線(xiàn)路擊穿。必須避免這種情況。
安裝方向
進(jìn)口晶體振蕩器的不正確安裝會(huì)導(dǎo)致故障以及崩潰，因此安裝時(shí)，請(qǐng)檢查安裝方向是否正確。
通電
不建議從中間電位和/或極快速通電，否則會(huì)導(dǎo)致有源晶體無(wú)法產(chǎn)生振蕩和/或非正常工作。

設(shè)計(jì)振蕩回路的注意事項(xiàng)
1.驅(qū)動(dòng)能力
驅(qū)動(dòng)能力說(shuō)明振蕩晶體單元所需電功率，其計(jì)算公式如下：
驅(qū)動(dòng)能力 (P) = i2_Re
其中i表示經(jīng)過(guò)晶體單元的電流，
Re表示晶體單元的有效電阻，而且 Re=R1（1+Co/CL）2。

2.振蕩補(bǔ)償
除非在振蕩電路中提供足夠的負(fù)極電阻，否則會(huì)增加振蕩啟動(dòng)時(shí)間，或不發(fā)生振蕩。為避免該情況發(fā)生，請(qǐng)?jiān)陔娐吩O(shè)計(jì)時(shí)提供足夠的負(fù)極電阻。

3.負(fù)載電容
如果振蕩電路中負(fù)載電容的不同，可能導(dǎo)致振蕩頻率與設(shè)計(jì)頻率之間產(chǎn)生偏差，如下圖所示。電路中的負(fù)載電容的近似表達(dá)式 CL≒CG × CD / （CG+CD） + CS。
其中CS表示電路的雜散電容。

頻率和負(fù)載電容特征圖器

振蕩回路參數(shù)設(shè)置參考