手機版
終止LVDS與LVPECL晶振阻抗不匹配的3種方法
LVDS和LVPECL都是最常見的差分晶振輸出邏輯,可以利用兩種相反的信號消除共噪模式,從而達到低相位噪聲的設計目的.通常差分輸出可以應用到任何一種晶體振蕩器身上,市面上常見的LVDS和LVPECL振蕩器類型,主要有VCXO,OCXO和SPXO這3種.于ACMOS和低阻抗輸出的快速轉換,當器件用于驅(qū)動阻抗大的阻抗導致阻抗不匹配時,必須使用適當?shù)亩私蛹夹g.通常用于解決電壓反射的問題,這基本上會導致電壓反射問題時鐘波形以及過沖和下沖的步驟.這種影響可能導致數(shù)據(jù)的錯誤時鐘,以及更高的EMI和系統(tǒng)噪聲.由于PCB走線的長度和負載配置,還需要終止.有三種終止時鐘軌跡的通用方法,即將LVDS高精度振蕩器的輸出阻抗與線路阻抗相匹配的過程:
-系列終端
-上拉/下拉終端
-并聯(lián)AC終端
方法1:系列終止
在串聯(lián)終端中,阻尼電阻靠近時鐘信號源放置.Rs的值必須滿足以下要求:
大多數(shù)Q-Tech晶振都有一個內(nèi)置串聯(lián)電阻,典型值介于10Ω和50Ω之間.如果需要額外的電阻,則應將電阻放置在盡可能靠近時鐘源的位置.大值電阻可能會增加上升和下降時間,并且與負載和頻率有關.
戴維寧終端最常用于PECL邏輯,其負載阻抗為50Ω.
方法3:并行終止
在并聯(lián)終端中,R-C組合放置在負載處.必須仔細選擇電容值,通常小于50pF.建議不要使用此端接,因為它會降低時鐘的上升和下降時間,盡管它不會消耗直流電流.
LVPECL和LVDS
LVPECL和LVDS輸出晶體振蕩器提供了優(yōu)于HCMOS和TTL技術的優(yōu)勢,具有低成本,高速快速上升和下降時間,低功耗和低抖動.LVDS具有最低的差分擺幅,典型電壓擺幅為350mV,典型偏移電壓為1.25V以上.
PCB的關鍵指南
-RF信號對噪聲非常敏感.必須小心對待發(fā)生和反射的可能性.
-阻抗匹配對RF至關重要.PCB設計人員必須考慮保持線路阻抗為50Ω;驅(qū)動器輸出50Ω,傳輸時50Ω,接收器50Ω.
-必須盡量減少回損.這種損失是由信號反射或振鈴引起的.返回是返回電流所采用的路徑.
由傳輸線上的阻抗不匹配產(chǎn)生的振鈴
-在Vcc和地之間添加去耦電容,并將它們置于石英晶體振蕩器的Vcc電源附近.需要去耦電容器以減少可能傳輸?shù)綍r鐘信號的噪聲.
-記住串擾因素.隨著系統(tǒng)性能和電路板密度的增加,串擾問題以及如何處理它變得更加重要.串擾是由于互感和并聯(lián)電容而在相鄰導體之間傳遞能量.
-同時保持信號走線盡可能遠.
-線與eah其他線平行的距離應保持最小值.
-避免在軌跡上形成90°直角彎曲.除非必要,否則盡量保持筆直,或保持45°切割痕跡.
避免90°直角 彎曲使用45°角彎
LVDS或LVPECL的Q和QNOT之間的差分走線長度應相等,以避免阻抗不匹配和不同的傳播延遲時間.
